特許
J-GLOBAL ID：200903039449789180
半導体パッケージ
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-053202
公開番号（公開出願番号）：特開平10-256429
出願日： 1997年03月07日
公開日（公表日）： 1998年09月25日
要約：
【要約】【課題】 フリップチップ構造の半導体素子を対象として、半導体素子からの放熱性の向上を図り、さらには狭ピッチ配線への対応およびパッケージ外形の小形化、実装ボードとの接続部信頼性の向上、パッケージ製造コストの低減等を図ることが求められている。【解決手段】 上面2a側にキャビティ4を設けると共に、下面2b側に外部接続端子としてボール端子9等を設けた、バイアホール型の内部配線層5を有するセラミックス基板2をパッケージ本体として用いる。フリップチップ構造の半導体素子3はキャビティ4内に収容すると共に、セラミックス基板2のキャビティ形成面2aに接合した樹脂基材11の導体層10によって、パッケージ本体と電気的に接続する。セラミックス基板の上面に半導体素子を直接接合搭載する場合には、例えば曲折または湾曲形状を有する樹脂基材や分割形状を有する樹脂基材を用いる。
請求項（抜粋）：
半導体素子が搭載される第1の主面と、外部接続端子の形成面となる第2の主面とを有し、かつ内部配線層が設けられたセラミックス基板からなるパッケージ本体と、少なくとも一方の主面に前記内部配線層の一方の端部と電気的に接続された導体層を有し、前記セラミックス基板の第1の主面に接合された絶縁基材と、前記内部配線層の他方の端部と電気的に接続され、前記セラミックス基板の第2の主面側に接合形成された外部接続端子と、前記セラミックス基板の第1の主面側に搭載され、前記絶縁基材の導体層と電気的に接続されたフリップチップ構造の半導体素子とを具備することを特徴とする半導体パッケージ。
IPC (2件)：
FI (3件)：
H01L 23/12 C
, H01L 23/12 F
, H01L 23/12 L
