特許

J-GLOBAL ID：200903039498707415

半導体基板の製造方法

発明者： 高橋 秀明 ,  宮崎 久遠 ,  横田 昌久
出願人/特許権者： 旭化成株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-374714
公開番号（公開出願番号）：特開2003-173990
出願日： 2001年12月07日
公開日（公表日）： 2003年06月20日
要約：

【要約】【課題】 基板上の金属膜を平坦化する工程において、低荷重条件下においても金属膜を高速に研磨し、かつスクラッチ、ディッシング等研磨面の欠陥の発生も抑制できる半導体基板の製造方法を提供する。【解決手段】 エッチングレートが10nm/min.未満であり、荷重10KPaの時の研磨レートが200nm/min.以上、且つ上記の研磨レートとエッチングレートの比であるコントラストが20以上である金属用研磨液を用い、15KPa以下の荷重で研磨することにより、低強度のポーラス型低誘電率材料を用いた配線層形成プロセスへの適用が可能となり、且つディッシング、スクラッチ等の欠陥の発生も抑制できる。

請求項（抜粋）：

基板上に形成された金属膜の研磨工程において、エッチングレートが10nm/min.未満であり、荷重10KPaの時の研磨レートが200nm/min.以上、且つ上記の研磨レートとエッチングレートの比であるコントラストが20以上である金属用研磨液を用い、15KPa以下の荷重で研磨することを特徴とする半導体基板の製造方法。

IPC (6件)：

H01L 21/304 621 ,  H01L 21/304 622 ,  B24B 37/00 ,  B24B 57/02 ,  C09K 3/14 550 ,  C09K 3/14

FI (7件)：

H01L 21/304 621 D ,  H01L 21/304 622 D ,  B24B 37/00 B ,  B24B 37/00 H ,  B24B 57/02 ,  C09K 3/14 550 C ,  C09K 3/14 550 Z

Fターム (8件)：

3C047FF08 ,  3C047GG20 ,  3C058AA07 ,  3C058CA01 ,  3C058CB02 ,  3C058CB03 ,  3C058DA02 ,  3C058DA12