特許
J-GLOBAL ID：200903039547488830
シーケンスの試験方法及びその装置
発明者：
出願人/特許権者：
代理人 (1件)：
猪股 祥晃 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-059821
公開番号（公開出願番号）：特開2001-249706
出願日： 2000年03月06日
公開日（公表日）： 2001年09月14日
要約：
【要約】【課題】省力化及び省資源と小形化を図り、納期の遅延のおそれを解消する。【解決手段】CAD端末1からデータベース2に入力したCAD記号のシーケンスをCADデータ/PLCラダー変換部3で内部の対応表によりPLCラダー図に変換する。この変換されたPLCラダー図をデバッグ用端末4を介して汎用のプログラマブルロジックコントローラ5に入力し、このプログラマブルロジックコントローラ5で設計上のバグを抽出するとともに、PLCラダー図を訂正する。この訂正されたPLCラダー図は、CADデータ/PLCラダー変換部3で逆にCAD記号のシーケンスに戻し、この訂正されたCAD記号シーケンスにより、シーケンスの用品を手配し組み立て配線する。
請求項（抜粋）：
CAD記号シーケンスをラダーシーケンスに変換するラダー変換工程と、前記ラダーシーケンスをプログラマブルロジックコントローラでデバッグしバグを訂正する試験工程と、前記プログラマブルコントローラで訂正されたラダーシーケンスをCAD記号シーケンスに逆変換するCAD変換工程とを備えたシーケンスの試験方法。
Fターム (15件)：
5H220BB12
, 5H220CC07
, 5H220CX10
, 5H220DD04
, 5H220DD05
, 5H220EE08
, 5H220JJ24
, 5H220JJ42
, 5H220JJ45
, 5H220KK08
, 9A001DD02
, 9A001JJ50
, 9A001KK31
, 9A001KK32
, 9A001LL05
