情報処理装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：武顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-109707
公開番号（公開出願番号）：特開2001-297035
出願日： 2000年04月11日
公開日（公表日）： 2001年10月26日
要約：

【要約】【課題】少ない論理量でパスのビジー率を低減し、かつ、キャッシュミスを増大させないことを可能とした複数のプロセッサと複数階層のキャッシュメモリとを有する情報処理装置。【解決手段】レベル2キャッシュの各ラインについてそのラインのデータを持つプロセッサ番号の一覧からなるデータ所有者表45を備え、ストア命令が指すアドレスのデータがレベル2キャッシュに存在している場合、データ所有者表を参照し当該アドレスのデータが存在しているプロセッサにのみ選択的に無効化リクエストを発行し、存在していないプロセッサには無効化リクエストを発行しない機能を備える。また、SCが独立に動作できる複数の系に分割された場合、各系が無効化リクエストを発行する際、各系から発行された無効化リクエストを、キューに入れ、送付先プロセッサ番号が重複していないリクエストを同時に発行する機能を備える。

請求項（抜粋）：

ストアスルー型のレベル1キャッシュを有する複数のプロセッサと、これらのプロセッサが接続され、その内部に前記複数のプロセッサのそれぞれから共有されるストアイン型のレベル2キャッシュを有する記憶制御装置と、該記憶制御装置に接続された主記憶装置とを備え、前記レベル1キャッシュ、レベル2キャッシュ、主記憶装置が階層構造の記憶装置として構成されている情報処理装置において、前記記憶制御装置は、前記レベル2キャッシュの各ラインについて、そのラインのデータを持つプロセッサ番号の一覧からなるデータ所有者表と、前記プロセッサからストア命令が発行されたとき、そのストア命令を発行したプロセッサ以外のプロセッサ内の該当アドレスのレベル1キャッシュを無効化するためのリクエストを、前記データ所有者表の内容に基づいて発行する無効化リクエスト発行手段とを備えることを特徴とする情報処理装置。

IPC (2件)：

G06F 12/08 310 , G06F 12/08

FI (2件)：

G06F 12/08 310 B , G06F 12/08 F

Fターム (7件)：

5B005JJ11 , 5B005KK13 , 5B005MM05 , 5B005NN31 , 5B005PP02 , 5B005PP21 , 5B005UU32

前のページに戻る