特許
J-GLOBAL ID:200903039588047791
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
伊藤 求馬
公報種別:公開公報
出願番号(国際出願番号):特願平11-225044
公開番号(公開出願番号):特開2001-053148
出願日: 1999年08月09日
公開日(公表日): 2001年02月23日
要約:
【要約】【課題】 多層配線のチップにおいてダイシングの切断面からチップ内部に走るクラックおよび侵入水分を回路部の手前でブロックすることである。【解決手段】 配線層71〜73のダミーパターン711〜731、層間導通用の接続孔410〜430のダミーパターン4101〜4301内に形成される埋め込み層61〜63のダミーパターン611〜631を回路部11を囲み枠状に形成するとともに積層して層間絶縁膜分離帯12となし、層間絶縁膜分離帯12でクラックを止める。層間絶縁膜分離帯12に、半導体基板2から最上層の層間絶縁膜43に到る全範囲に、埋め込み層ダミーパターン611〜631を接続孔ダミーパターン4101〜4301内に密着せしめる耐蝕性の密着層ダミーパターン511〜531を形成し、水分に対するバリアとする。
請求項(抜粋):
半導体基板に配置された素子部と、該素子部の上層に積層してなる層間絶縁膜と、各層間絶縁膜の上面にそれぞれ形成された配線層と、各層間絶縁膜を貫通する接続孔内に埋め込まれ素子部と配線層との間および配線層間を導通する埋め込み層とよりなる回路部を有し、該回路部を保護膜により被覆した半導体装置において、上記配線層、上記接続孔のそれぞれに上記回路部の外郭をなすようにダミーパターンを形成し、配線層のダミーパターンと、接続孔のダミーパターン内に形成した上記埋め込み層のダミーパターンとを積層してなる層間絶縁膜分離帯を具備せしめ、かつ、該層間絶縁膜分離帯には、上記埋め込み層を上記接続孔内に密着せしめる耐蝕性の密着層のダミーパターンを、上記半導体基板から最上層の層間絶縁膜の上端に到る全範囲に形成したことを特徴とする半導体装置。
FI (2件):
H01L 21/90 B
, H01L 21/90 D
Fターム (26件):
5F033HH09
, 5F033HH18
, 5F033HH33
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033KK09
, 5F033KK18
, 5F033KK33
, 5F033MM05
, 5F033MM08
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033NN29
, 5F033NN37
, 5F033QQ31
, 5F033QQ37
, 5F033QQ48
, 5F033RR04
, 5F033SS04
, 5F033SS15
, 5F033TT01
, 5F033VV01
, 5F033XX17
, 5F033XX18
引用特許: