特許

J-GLOBAL ID：200903039602141542

半導体装置

発明者： 高木 一考
出願人/特許権者： 株式会社東芝
代理人 (1件)： 大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-159903
公開番号（公開出願番号）：特開平6-005634
出願日： 1992年06月19日
公開日（公表日）： 1994年01月14日
要約：

【要約】 (修正有)【目的】 ワイヤーボンディングを必要としないFETチップ、およびこのFETチップを用いた内部整合型FETの構造を提供する。【構成】 半導体チップの表面に設けられたソース31、ゲート33、およびドレイン32の各電極と、前記半導体チップの裏面に設けられ前記各電極のそれぞれに接続された給電用電極11、13、12とを具備したことを特徴とする半導体装置。また、前記給電用電極が金属細線を介せず直接に整合回路に電気的に接続されている特徴を備えた半導体装置。

請求項（抜粋）：

半導体チップの表面に設けられたソース、ゲート、およびドレインの各電極と、前記半導体チップの裏面に設けられた前記各電極のそれぞれに接続された給電用電極とを具備したことを特徴とする半導体装置。

IPC (2件)：

H01L 21/338 ,  H01L 29/812