特許

J-GLOBAL ID：200903039641259283

ビットラインセンスアンプ回路

発明者： 呉 永男
出願人/特許権者： 現代電子産業株式会社
代理人 (1件)： 杉村 暁秀 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-184097
公開番号（公開出願番号）：特開平8-096581
出願日： 1995年07月20日
公開日（公表日）： 1996年04月12日
要約：

【要約】 (修正有)【課題】 リストア及びセンシングシグナルの生成において電圧調節が可能なドライバを用いて制御信号によりスイッチングさせ、パワーライン(Vcc,Vss)に発生するノイズを減少させる。【解決手段】 ビットラインのデータをリストア及びセンシングするためのセンスアンプ回路において、クラック信号R1により動作が決定されるPMOS型トランジスタQ14よりなる第1リストアシグナル回路と、クラック信号S1により動作が決定されるNMOS型トランジスタQ15よりなる第1センシングシグナル回路と、制御信号contとクラック信号R2により動作が決定される第2リストアシグナル回路と、制御信号contとクラック信号S2により動作が決定される第2センシングシグナル回路から成り、かつ前記第1,第2リストアシグナル回路と、前記第1,第2センシングシグナル回路とがそれぞれ並列接続される。

請求項（抜粋）：

半導体素子でビットラインのデータをリストア及びセンシングするためのセンスアンプ回路において、クラック信号(/R1)により動作状態が決定されるP-MOS型トランジスタ(Q14)よりなる第1リストアシグナル回路と、クラック信号(S1)により動作状態が決定されるN-MOS型トランジスタ(Q15)よりなる第1センシングシグナル回路と、制御信号(cont)とクラック信号(/R2)の電圧状態により動作状態が決定される第2リストアシグナル回路と、制御信号(/cont)とクラック信号(S2)の電圧状態により動作状態が決定される第2センシングシグナル回路と、前記第1,第2リストアシグナル回路と、前記第1,第2センシングシグナル回路とがそれぞれ並列接続された構造よりなることを特徴とするビットラインセンスアンプ回路。

引用特許：

審査官引用 (1件)

• 特開平4-030389