特許

J-GLOBAL ID：200903039647710831

半導体装置およびその製造方法

発明者： 鴨島 隆夫 ,  山下 貴司 ,  高田 佳史
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-009460
公開番号（公開出願番号）：特開2002-217288
出願日： 2001年01月17日
公開日（公表日）： 2002年08月02日
要約：

【要約】【課題】 HF洗浄後に隙間やボイドが生じず、ヴィアおよびコンタクト抵抗の上昇やオープン不良を防ぐことが可能なWプラグ形成方法を提供する。【解決手段】 下層配線1上の層間絶縁膜2に開口したホール内にバリアメタルとして成膜されるTi膜3の表層部を酸素プラズマ処理等によって酸化し、Ti酸化膜11を形成することにより、Ti膜3が表面に露出しないようにして、その後のフッ酸洗浄によってTi膜3が溶出し、導電プラグ7の周りに隙間やボイドが生じてしまう不都合を防止できるようにする。

請求項（抜粋）：

相異なる2層を電気的に接続するための接続孔が基板上の層間絶縁膜に形成されて成る多層構造の半導体装置であって、前記接続孔の中に導電膜が埋め込まれて成る導電プラグと前記層間絶縁膜との間のバリアメタルの少なくとも一部または全部が、フッ酸に対して耐溶性を有する金属により形成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/768 ,  H01L 21/28 301

FI (4件)：

H01L 21/28 301 T ,  H01L 21/90 B ,  H01L 21/90 A ,  H01L 21/90 D

Fターム (52件)：

4M104AA01 ,  4M104BB04 ,  4M104BB14 ,  4M104BB20 ,  4M104BB25 ,  4M104BB30 ,  4M104CC01 ,  4M104DD08 ,  4M104DD37 ,  4M104DD41 ,  4M104DD43 ,  4M104DD45 ,  4M104DD55 ,  4M104DD75 ,  4M104DD78 ,  4M104DD79 ,  4M104DD84 ,  4M104DD86 ,  4M104EE09 ,  4M104FF13 ,  4M104FF16 ,  4M104FF18 ,  4M104HH15 ,  4M104HH20 ,  5F033HH09 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ25 ,  5F033JJ27 ,  5F033JJ33 ,  5F033JJ35 ,  5F033KK01 ,  5F033KK09 ,  5F033LL01 ,  5F033LL03 ,  5F033NN06 ,  5F033NN07 ,  5F033PP04 ,  5F033PP06 ,  5F033PP12 ,  5F033PP15 ,  5F033PP36 ,  5F033QQ00 ,  5F033QQ11 ,  5F033QQ31 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ76 ,  5F033QQ78 ,  5F033QQ91 ,  5F033SS11 ,  5F033XX09