特許
J-GLOBAL ID：200903039656523106
超高速クロック抽出回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願平9-154031
公開番号（公開出願番号）：特開平10-209962
出願日： 1997年06月11日
公開日（公表日）： 1998年08月07日
要約：
【要約】【課題】 簡単な構成の光学系または電気系により、ビットレートが 100Gbit/s を越える超高速光信号パルスからクロックの抽出を可能にする。【解決手段】 電圧制御発振器の出力(fclk) で駆動される光変調器に、 100Gbit/s を越える超高速光信号パルス(f0) を入力し、光変調器から出力される光信号を受光回路で周波数f0-mfclk(mは整数)の電気信号に変換する。この周波数f0-mfclkの電気信号と、基準信号源から出力される周波数f1 の電気信号とを位相比較器で位相比較し、得られた位相誤差信号を電圧制御発振器に帰還して位相同期ループを構成する。
請求項（抜粋）：
ビットレートf0 の入力光信号の一部が入力される光変調器と、前記光変調器を駆動する周波数fclk の電気信号を出力する電圧制御発振器と、前記光変調器から出力される光信号を受光し、周波数f0-mfclk(mは整数)の電気信号を出力する受光回路と、周波数f1 の電気信号を出力する基準信号源と、前記周波数f0-mfclkの電気信号と前記周波数f1 の電気信号とを位相比較し、得られた位相誤差信号を前記電圧制御発振器に帰還して位相同期ループを構成する位相比較器とを備え、前記電圧制御発振器から出力される周波数fclk の信号を前記入力光信号に位相同期した同期クロックとして取り出すことを特徴とする超高速クロック抽出回路。
IPC (2件)：
FI (2件)：
H04B 9/00 B
, H04L 7/02 B
出願人引用 (9件)
全件表示
審査官引用 (2件)
前のページに戻る
