特許
J-GLOBAL ID：200903039659388501
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-288495
公開番号（公開出願番号）：特開平5-128868
出願日： 1991年11月05日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】 1回のアドレス信号により順方向または逆方向の何れでも順番にアドレス指定が可能な半導体記憶装置を提供すること。【構成】 アドレス信号によりメモリセルブロックを指定するデコードデータを出力するアドレスデコーダ手段(10)と、デコードデータを受信してシフトレジスタ信号を出力する複数のレジスタ(301〜304)を有するシフトレジスタ手段(30)と、複数のメモリセルブロック(401〜404)により構成される記憶手段(40)に接続され、シフトレジスタ手段からのシフトレジスタ信号を受信すると、該当するメモリセルブロックの情報を選択出力する出力選択手段(50)とを有し、シフトレジスタ手段は、レジスタの出力信号を第1の方向に伝える第1のスイッチ手段(TR01〜TR04)と、レジスタの出力を第2方向に伝える第2のスイッチ手段(TR11〜TR14)を有する。
請求項（抜粋）：
情報が記憶される複数のメモリセルブロックより構成される記憶手段を有し、これらメモリセルブロックを指定することにより所望の情報の読み出しを行う半導体記憶装置において、アドレス信号を受け、このアドレス信号により前記メモリセルブロックを指定するデコードデータを出力するアドレスデコーダ手段と、前記アドレスデコーダ手段から出力されるデコードデータを受信し、このデータによりシフトレジスタ信号を出力する複数のレジスタを有するシフトレジスタ手段と、前記記憶手段に接続され、前記シフトレジスタ手段からのシフトレジスタ信号を受信すると、該当する前記メモリセルブロックの情報を選択出力する出力選択手段とを有し、前記シフトレジスタ手段は、前記レジスタの出力信号を第1の方向に伝える第1のスイッチ手段と、前記レジスタの出力を第2方向に伝える第2のスイッチ手段を有し、第1のスイッチ手段がオン状態のときに前記デコードデータを受信すると、このデコードデータは第1の方向で順次前記レジスタに保持されシフトレジスタ信号として前記出力選択手段に出力され、第2のスイッチ手段がオン状態のときに前記デコードデータを受信すると、このデコードデータは第2の方向で順次前記レジスタに保持されシフトレジスタ信号として前記出力選択手段に出力されることを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/413
, G11C 8/04
, G11C 11/401
G11C 11/34 301 A
, G11C 11/34 362 C
