特許

J-GLOBAL ID：200903039677552505

半導体装置及びその製造方法

発明者： 山上 朗
出願人/特許権者： 富士通株式会社
代理人 (1件)： 寒川 誠一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-149375
公開番号（公開出願番号）：特開平8-017761
出願日： 1994年06月30日
公開日（公表日）： 1996年01月19日
要約：

【要約】【目的】 半導体装置とその製造方法とに関し、半導体装置の拡散層とコンタクトホールを介してコンタクトする電極・配線を形成するときに、コンタクト抵抗を低くし、また、拡散層の接合リークが発生しないようにする半導体装置とその製造方法とを提供することを目的とする。【構成】 拡散層5上に形成されたシリサイド層7に接触してオーミック電極12が形成されている半導体装置において、オーミック電極12のためのコンタクト窓形成工程におけるオーバーエッチングによりシリサイド層7が除去されている領域に、第2のシリサイド層11が形成されており、この第2のシリサイド層11にオーミック電極12が接触している半導体装置とその製造方法とである。

請求項（抜粋）：

拡散層上に形成されたシリサイド層に接触してオーミック電極が形成されてなる半導体装置において、前記オーミック電極のためのコンタクト窓形成工程におけるオーバーエッチングにより前記シリサイド層が除去されている領域に、第2のシリサイド層が形成されてなり、該第2のシリサイド層に前記オーミック電極が接触してなることを特徴とする半導体装置。