特許
J-GLOBAL ID:200903039682323433
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
前田 弘 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-206182
公開番号(公開出願番号):特開2001-035858
出願日: 1999年07月21日
公開日(公表日): 2001年02月09日
要約:
【要約】【課題】 ベース抵抗の小さい高速動作が可能なバイポーラトランジスタ及びその製造方法を提供する。【解決手段】 Si基板10の表面付近の領域にはコレクタ層12が形成され、コレクタ層12の上にはSi1-x Gex /Si層21が形成されている。Si1-x Gex /Si層21の中央部の上には、ポリシリコンエミッタ層30が設けられ、ポリシリコンエミッタ層30を取り囲むように、第3の絶縁層42と、第1のサイドウォール24と、再成長P+ Si層25と、第4の絶縁層26とが設けられている。内部ベース29と外部ベース19とがセルフアラインに形成され、エミッタ・ベース接合部と外部ベース19との間の距離(W2-W1)/2が第1のサイドウォール24の厚みに一致している。マージンを見込む必要がないので、ベース抵抗を低減できると共に、電極間の寄生容量をも低減できる。
請求項(抜粋):
バイポーラトランジスタのコレクタとして機能する第1の半導体層を有する基板と、上記基板の第1の半導体層の上に設けられ、バイポーラトランジスタのベースとして機能する第2の半導体層と、上記第2の半導体層の上に設けられ、バイポーラトランジスタのエミッタとして機能する第3の半導体層と、上記第3の半導体層の上に設けられ、バイポーラトランジスタのエミッタ電極として機能するエミッタ導体層と、上記第3の半導体層の上において上記エミッタ導体層の側面に接して設けられ、内側面が垂直方向に延び外側面が曲線状に延びて、エミッタ・ベース接合部の横方向の寸法を規定するための絶縁体サイドウォールと、上記第3の半導体層の上において上記絶縁体サイドウォールの外側に設けられ、バイポーラトランジスタの外部ベースとして機能するベース導体層と、上記絶縁体サイドウォールにつながって設けられ、上記エミッタ導体層とベース導体層とを絶縁するための絶縁体層とを備えている半導体装置。
IPC (3件):
H01L 21/331
, H01L 29/73
, H01L 29/165
FI (2件):
Fターム (28件):
5F003AP05
, 5F003AZ01
, 5F003BA25
, 5F003BA27
, 5F003BA93
, 5F003BA96
, 5F003BB01
, 5F003BB06
, 5F003BB07
, 5F003BB08
, 5F003BE07
, 5F003BE08
, 5F003BE90
, 5F003BF06
, 5F003BG06
, 5F003BH07
, 5F003BH99
, 5F003BM01
, 5F003BP06
, 5F003BP11
, 5F003BP33
, 5F003BP34
, 5F003BP93
, 5F003BP94
, 5F003BP96
, 5F003BS04
, 5F003BS05
, 5F003BS08
前のページに戻る