特許

J-GLOBAL ID：200903039695881770

シンボル同期回路

発明者： 木村 知弘 ,  林 健一郎 ,  影山 定司 ,  木曽田 晃 ,  曽我 茂 ,  森 仁
出願人/特許権者： 株式会社次世代デジタルテレビジョン放送システム研究所 ,  松下電器産業株式会社
代理人 (1件)： 鈴江 武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-322834
公開番号（公開出願番号）：特開平11-163824
出願日： 1997年11月25日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】 マルチパス環境下においても安定してシンボル同期を行うことのできるシンボル同期回路を提供する。【解決手段】 OFDM信号1を遅延器2で1有効シンボル遅延し、乗算器3で遅延されないOFDM信号1と遅延されたOFDM信号とを乗算することで両者の相関係数を求め、積分回路4により相関係数をガード期間長に相当する時間幅で積分し、第1及び第2の保持回路6,7で連続してその積分結果を保持し、減算器8により両者の差を求めてタイミング誤差推定値とし、周波数制御回路9によりタイミング誤差推定値に基づいてクロック発生回路10の発振周波数を制御する。タイミング制御回路5は、ここで得られるクロック信号に基づいて積分回路4、保持回路6,7の動作をタイミング制御し、最終的に入力したOFDM信号のシンボルタイミングを得る。

請求項（抜粋）：

1シンボルがガード期間と有効シンボル期間とで形成され、シンボル内で周期性を有するように前記有効シンボル期間の信号の一部が前記ガード期間に複写された直交周波数分割多重信号なるOFDM信号を入力とし、有効シンボル期間の前記OFDM信号を抽出すべく前記有効シンボル期間を識別するシンボル同期回路であって、前記OFDM信号を前記有効シンボル期間遅延する遅延手段と、前記OFDM信号と前記遅延手段によって遅延されたOFDM信号との相関係数を求める乗算手段と、積分タイミング信号に従って前記乗算手段で求められた相関係数を積分する積分手段と、第1及び第2のタイミング信号に従って前記積分手段で積分された相関係数をそれぞれ保持する第1及び第2の保持手段と、前記第1及び第2の保持手段で保持された相関係数の差を求めて時間誤差信号として出力する減算手段と、前記時間誤差信号に基づいてクロック周波数を制御するための周波数制御信号を生成する周波数制御手段と、前記周波数制御信号に基づいてクロック周波数が可変なクロック信号を発生するクロック発生手段と、前記クロック信号に基づいて前記積分タイミング信号、前記第1及び第2の保持タイミング信号ならびに前記有効シンボル期間を示すシンボルタイミング信号を出力するタイミング信号生成手段とを具備し、前記タイミング信号生成手段は、前記積分タイミング信号により前記積分手段に前記相関係数をシンボル期間長以内に2回、一定期間づつ積分させ、前記第1の保持タイミング信号により前記第1の保持回路に前記積分手段で積分された先の相関係数を保持させ、前記第2の保持タイミング信号により前記第2の保持回路に前記積分手段で積分された後の相関係数を保持させるようにしたことを特徴とするシンボル同期回路。

IPC (4件)：

H04J 11/00 ,  H04L 7/00 ,  H04L 27/38 ,  H04L 27/22

FI (4件)：

H04J 11/00 Z ,  H04L 7/00 F ,  H04L 27/00 G ,  H04L 27/22 Z