特許

J-GLOBAL ID：200903039722204254

可変チップクロック装置

発明者： クリストス・ジョン・ジョージュ ,  ソー・アーネ・ラーセン ,  オイゲン・シェンフェルド
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 頓宮 孝一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-170790
公開番号（公開出願番号）：特開平7-191778
出願日： 1992年06月29日
公開日（公表日）： 1995年07月28日
要約：

【要約】【目的】 チップ内の回路のクロック速度を変化させることによってチップの速度性能を改良する。【構成】 いくつかのチップ(例えば、VLSIプロセッサ)の性能は、速いクロック速度で内部回路を動かすことによって向上するが、速いクロック速度の使用は、チップパッケージの熱放散能力によって制限される。処理内容に応じてクロック速度を選択的に変えることにより、熱放散能力の範囲内で速度性能を最適化する。チップが遊休状態にある期間は、熱の発生を減少するためにクロック速度を減少させる。チップが遊休状態にある間に節約された熱は通常の速度よりも高いクロック速度に増加する際に後に使用され、発生される全体の熱がパッケージの熱放散能力を越えないようにする。

請求項（抜粋）：

チップ内の回路によって発生される熱及びそれらの回路の速度性能の双方がそれらの回路を刻時するために使用されるクロック周波数とともに増加する電子回路チップのための可変クロック装置であって、通常の速度より速い速度で前記チップ内の回路を刻時するために高いクロック周波数を発生する手段と、通常の速度より遅い速度で前記チップ内の回路を刻時するために低いクロック周波数を発生する手段と、前記チップ内の回路の遊休状態を検出するための活動監視手段と、前記活動監視手段に応答し、前記回路が遊休状態のとき、前記低いクロック周波数で前記チップの回路を刻時するための手段と、前記チップ内の回路の刻時速度に応答し、前記低いクロック周波数で前記チップ内の回路を刻時する結果として節約される熱発生量と前記高いクロック周波数で前記チップ内の回路を刻時する結果として加えられる熱発生量との差を見積もるための熱節約アキュムレータと、前記熱節約アキュムレータと前記活動監視手段とに応答し、熱節約が蓄積されているとき、前記高いクロック周波数で遊休状態でない前記チップ内の少なくともいくつかの回路を刻時するための手段とを有する可変チップクロック装置。

IPC (3件)：

G06F 1/04 ,  G06F 1/08 ,  G06F 15/78 510