特許

J-GLOBAL ID：200903039722745441

半導体装置及びその製造方法

発明者： 日比 紀孝
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-156497
公開番号（公開出願番号）：特開2002-353335
出願日： 2001年05月25日
公開日（公表日）： 2002年12月06日
要約：

【要約】【課題】 円筒型構造の電極を有するキャパシタからなるメモリ素子を搭載する半導体装置において、容量絶縁膜の膜厚の正確な評価を容易にする。【解決手段】 シリコン基板101のメモリ素子領域133には、円筒型構造である下部電極126、容量絶縁膜128、上部電極131からなるメモリセルキャパシタ135を設け、モニター素子領域134には、平面型構造である下部電極127、容量絶縁膜128、上部電極132からなるモニター用キャパシタ136を設けている。モニター用キャパシタ136の下部電極127は平面型であるため、その表面積を容易に求められ、モニター用キャパシタ136の容量値を測定することにより容量絶縁膜128の膜厚を正確に評価できる。

請求項（抜粋）：

半導体基板上のメモリ素子領域に設けられ下層から上層にかけて下部電極、容量絶縁膜、上部電極が順に積層されてなるメモリセルキャパシタと、前記半導体基板上のモニター素子領域に設けられ下層から上層にかけて下部電極、容量絶縁膜、上部電極が順に積層されてなるモニター用キャパシタとを備え、前記メモリセルキャパシタの前記下部電極は3次元型形状であり、前記モニター用キャパシタの前記下部電極は平面型形状であることを特徴とする半導体装置。

IPC (2件)：

H01L 21/8242 ,  H01L 27/108

FI (2件)：

H01L 27/10 621 C ,  H01L 27/10 651

Fターム (14件)：

5F083AD24 ,  5F083AD62 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA17 ,  5F083PR07 ,  5F083PR39 ,  5F083PR40 ,  5F083ZA20