特許
J-GLOBAL ID：200903039726781566

半導体装置およびその製造方法

発明者：
穂永 美紗子

穂永 美紗子 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2008-033467
公開番号（公開出願番号）：特開2009-194165
出願日： 2008年02月14日
公開日（公表日）： 2009年08月27日
要約：
【課題】製造が容易で、かつ従来に比べて高い耐圧を実現することが可能な半導体装置およびその製造方法を提供する。【解決手段】MOSFET1は、n+SiC基板10と、n-SiC層20と、一対のpウェル21と、n+ソース領域22と、ソースコンタクト電極80と、一対のpウェル21内のそれぞれにおいて、n+ソース領域22とn+SiC基板10との間の領域からソースコンタクト電極80に接する位置にまで延在するように形成され、pウェル21よりも高濃度のp型不純物を含むp+領域23とを備えている。一対のpウェル21のうち、一方のpウェル21内に形成されたn+ソース領域22と他方のpウェル21内に形成されたn+ソース領域22との距離L1は、一方のpウェル21内に形成されたp+領域23と他方のpウェル21内に形成されたp+領域23との距離L2よりも小さくなっている。【選択図】図1
請求項（抜粋）：
基板と、 前記基板上に形成された第1導電型の半導体層と、 前記半導体層において、前記基板側の主面である第1の主面とは反対側の主面である第2の主面を含むように形成された前記第1導電型とは異なる第2導電型の一対の第2導電型領域と、 前記一対の第2導電型領域内のそれぞれに前記第2の主面を含むように形成され、前記半導体層よりも高濃度の前記第1導電型の不純物を含む高濃度第1導電型領域と、 前記高濃度第1導電型領域に接するように形成された電極と、 前記一対の第2導電型領域内のそれぞれにおいて、前記高濃度第1導電型領域と前記基板との間の領域から前記電極に接する位置にまで延在するように形成され、前記第2導電型領域よりも高濃度の前記第2導電型の不純物を含む高濃度第2導電型領域とを備え、 前記一対の第2導電型領域のうち、一方の第2導電型領域内に形成された前記高濃度第1導電型領域と他方の第2導電型領域内に形成された前記高濃度第1導電型領域との距離は、前記一方の第2導電型領域内に形成された前記高濃度第2導電型領域と前記他方の第2導電型領域内に形成された前記高濃度第2導電型領域との距離よりも小さくなっている、半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 29/417 ,  H01L 21/336
FI (5件)：
H01L29/78 652D ,  H01L29/50 M ,  H01L29/78 652C ,  H01L29/78 652H ,  H01L29/78 658A
Fターム (15件)：
4M104AA01 ,  4M104AA03 ,  4M104AA04 ,  4M104BB01 ,  4M104BB02 ,  4M104BB21 ,  4M104CC01 ,  4M104CC05 ,  4M104DD33 ,  4M104DD84 ,  4M104FF13 ,  4M104FF31 ,  4M104GG09 ,  4M104GG18 ,  4M104HH15
引用特許：
出願人引用 (1件) 審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM