特許
J-GLOBAL ID:200903039742221406
半導体装置の製造方法及び半導体装置
発明者:
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
吉田 茂明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-000796
公開番号(公開出願番号):特開2001-196451
出願日: 2000年01月06日
公開日(公表日): 2001年07月19日
要約:
【要約】【課題】 配線層のカバレッジを改善し、配線層とプラグとが確実に接続された半導体装置を提供する。【解決手段】 基板1の主面1S上に層間絶縁層を形成し、当該層間絶縁層の露出表面から基板1内の拡散層2に至るコンタクトホール30を形成する。次に、上記層間絶縁層の露出表面上に及びコンタクトホール30内に導電性材料を堆積してプラグ形成層を形成する。層間絶縁層上のプラグ形成層をエッチバックする。かかるエッチバック後にコンタクトホール30内に残存する上記導電性材料がプラグ41となる。上記層間絶縁層をウェットエッチングして、層間絶縁層31を形成する。この際、層間絶縁層31の表面31Sをプラグ41の頂部41Tと同程度の高さレベルに設定する。その後、層間絶縁層31の表面31S及びプラグ41の全体を覆うように配線層を形成し、当該配線層を所定の形状にパターニングする。
請求項(抜粋):
(a)基板上に、コンタクトホールを有する誘電体層を形成する工程と、(b)前記コンタクトホール内に、前記基板に接する第1導電層を形成する工程と、(c)ウェットエッチングにより、前記誘電体層の前記基板とは反対側の表面から所定の厚さの部分を、前記第1導電層に対して選択的に除去する工程とを備えることを特徴とする、半導体装置の製造方法。
Fターム (20件):
5F033HH08
, 5F033JJ19
, 5F033JJ33
, 5F033KK01
, 5F033KK08
, 5F033NN06
, 5F033NN15
, 5F033PP15
, 5F033QQ08
, 5F033QQ09
, 5F033QQ19
, 5F033QQ31
, 5F033QQ37
, 5F033RR04
, 5F033RR06
, 5F033RR08
, 5F033XX01
, 5F033XX02
, 5F033XX08
, 5F033XX09
引用特許:
審査官引用 (2件)
-
特開昭52-002098
-
盗難未然防止装置
公報種別:公開公報
出願番号:特願平8-330144
出願人:日本ハルコン株式会社
前のページに戻る