特許
J-GLOBAL ID：200903039745197441
正規化シフトビット数検出回路
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-086627
公開番号（公開出願番号）：特開平11-282649
出願日： 1998年03月31日
公開日（公表日）： 1999年10月15日
要約：
【要約】【課題】 本発明は、デジタル信号処理システムにおけるデータの正規化を行うための正規化シフトビット数検出を行う回路であって、検出対象データのビット幅が増えても、処理時間の増大及び回路規模の増大がない正規化シフトビット数検出回路を提供することを目的とする。【解決手段】 正規化の対象となるmビットのk番目の入力データを、これに対応するシフト値Sb(k)に基づいて所定ビット数だけ上位側にシフトして、そのシフト後のデータからnビットのデータを出力するバレルシフタ11と、上記シフトデータに対応する正規化シフトビット数を検出するプライオリティエンコーダ13とを備え、該プライオリティエンコーダ13の出力Sとシフト値Sb(k)とを加算して正規化シフトビット数Exp(k)と、該Exp(k)から次の入力データに対応するシフト値とを算出するようにした。
請求項（抜粋）：
順次入力されるデジタル信号処理システムにおける複数ビットの入力データについて、その正規化を行うための正規化シフトビット数を検出する回路であって、上記入力データのシフト量を格納するシフト量格納部と、現入力データを上記シフト量格納部に格納されているシフト量だけシフトして出力するシフト手段と、上記シフト手段の出力データのうち所定位置の一定ビット幅のデータを入力とし、該入力データの最上位ビットから何ビット目にて初めてビットデータの数値が反転するかを検出して、該最上位ビットから数値反転が生じた反転ビットまでのビット数を、予備演算正規化シフトビット数として出力するビット数検出手段と、該予備演算正規化シフトビット数と上記シフト量とを加算して、該加算値を上記現入力データに対応する正規化シフトビット数として出力するとともに、該正規化シフトビット数に応じて、上記現入力データの次に入力される次入力データに対応するシフト量を発生する演算処理手段とを備えたことを特徴とする正規化シフトビット検出回路。
IPC (2件)：
前のページに戻る
