特許
J-GLOBAL ID：200903039788191854
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-206638
公開番号（公開出願番号）：特開平10-041408
出願日： 1996年07月17日
公開日（公表日）： 1998年02月13日
要約：
【要約】【課題】半導体素子への水分の侵入の防止、スクライブ時の絶縁層へのクラック発生防止、ダストの発生防止を目的とした半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、(イ)半導体基板に半導体素子を形成し、(ロ)全面に絶縁層24,25,26を形成し、(ハ)絶縁層に開口部27を形成し、(ニ)開口部27内に金属材料29を埋め込み、コンタクトプラグ30を形成し、(ホ)絶縁層上にコンタクトプラグ30と接続された配線層31を形成する各工程から成り、工程(ハ)において、半導体素子が形成される領域とスクライブ領域との間に位置する前記絶縁層に、半導体素子が形成される領域を取り囲み、そして半導体基板10の表面へと延びる溝部28を形成し、工程(ニ)において、溝部28に金属材料29を埋め込む工程が含まれる。
請求項（抜粋）：
(イ)半導体基板に半導体素子を形成する工程と、(ロ)全面に絶縁層を形成する工程と、(ハ)絶縁層に開口部を形成する工程と、(ニ)該開口部内に金属材料若しくは金属化合物材料を埋め込み、所望の前記半導体素子と電気的に接続されたコンタクトプラグを形成する工程と、(ホ)該絶縁層上に、金属配線材料から成り、該コンタクトプラグと接続された配線層を形成する工程、から成る半導体装置の製造方法であって、前記工程(ハ)には、半導体素子が形成される領域とスクライブ領域との間に位置する前記絶縁層に、半導体素子が形成される領域を取り囲み、そして半導体基板の表面へと延びる溝部を形成する工程が含まれ、前記工程(ニ)には、該溝部に前記金属材料若しくは金属化合物材料を埋め込む工程が含まれることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/8244
, H01L 27/11
