特許

J-GLOBAL ID：200903039820207377

スタティック型記憶回路

発明者： 古田 博伺
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-246527
公開番号（公開出願番号）：特開平6-103783
出願日： 1992年09月16日
公開日（公表日）： 1994年04月15日
要約：

【要約】【目的】 スタティック型記憶回路装置のソフトエラー耐性の向上を容易に実現できるようにする。【構成】 メモリセル回路部の負荷素子に接続される電源電圧が周辺回路に接続される電源電圧より高くなるように構成する。

請求項（抜粋）：

一対の駆動トランジスタ(QD )と、この駆動トランジスタの各ゲートにワード線およびディジット線間の状態を伝える2個の伝達トランジスタ(QT )と、前記駆動トランジスタの各出力電極に接続された一対の負荷素子(QL )とを1個のメモリセルとしてメモリセルアレイ部が構成されたスタティック型記憶回路において、前記負荷素子(QL )に供給する電源電圧絶対値が少なくともデータ保持時には前記ワード線およびディジット線を制御する回路に供給する電源電圧絶対値より大きい値に設定されたことを特徴とするスタティック型記憶回路。

IPC (2件)：

G11C 11/413 ,  G11C 11/41

FI (2件)：

G11C 11/34 335 A ,  G11C 11/40 D

引用特許：

審査官引用 (3件)

• 特開昭58-142416
  
• 特開昭58-177591
  
• 特開昭59-068891