特許

J-GLOBAL ID：200903039836068598

不要バリア命令の削減方式

発明者： 伊藤 芳浩 ,  中島 恵
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-061508
公開番号（公開出願番号）：特開平11-259437
出願日： 1998年03月12日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】 コンパイル時に依存解析不可能な参照に対する不要バリア命令を動的に削減してマルチプロセッサシステムのオブジェクト実行の性能向上を図る。【解決手段】 コンパイラ12は、ソースプログラム11を並列処理オブジェクト13に分割する際、並列処理オブジェクトの直前にバリア要否判定のためのパラメータ134〜136をハードウェアに渡すプリ動的バリア命令131を発行し、また、並列処理オブジェクト後に参照される変数・配列のバリア要否判定のための情報をパラメータに持つポスト動的バリア命令133を参照位置の直前に発行する。並列処理オブジェクトを実行する図示しない装置は、データ依存の有無を判定するハードウェア機構を使用し、前記プリ動的バリア命令とポスト動的バリア命令とのパラメータに基づいて不要バリア命令を動的に削減する

請求項（抜粋）：

ソースプログラムから並列処理オブジェクトを生成するコンパイラにおける不要バリア命令の削減方式において、前記コンパイラは、ソースプログラムを並列処理オブジェクトに変換する際、並列処理実行部の直前にバリア要否判定のためのパラメータを持つプリ動的バリア命令を発行し、また、並列処理実行部の後に参照される変数・配列のバリア要否判定のための情報をパラメータに持つポスト動的バリア命令を参照位置の直前に発行し、並列処理オブジェクトを実行する装置は、データ依存の有無を判定するハードウェア機構を使用し、前記プリ動的バリア命令とポスト動的バリア命令とのパラメータに基づいて不要バリア命令を動的に削減することを特徴とする不要バリア命令の削減方式。

IPC (3件)：

G06F 15/16 430 ,  G06F 9/38 350 ,  G06F 9/45

FI (3件)：

G06F 15/16 430 A ,  G06F 9/38 350 A ,  G06F 9/44 322 F