特許

J-GLOBAL ID：200903039864656462

半導体記憶装置

発明者： 湯次 達之
出願人/特許権者： シャープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-241818
公開番号（公開出願番号）：特開平5-275649
出願日： 1992年09月10日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】 スタック型半導体記憶装置のメモリセルアレイ領域の境界での段差を小さくして、金属配線の加工を容易に行えるようにする。【構成】 半導体基板10上でメモリセルアレイ領域の外側に隣接して、ワード線WLと同一層をなすスペーサ配線WL’と蓄積電極SEと同一層をなすスペーサ電極SE’とを、互いに重ならない状態で設ける。上記スペーサ配線WL’とスペーサ電極SE’のいずれか一方を設けるだけでもよい。

請求項（抜粋）：

半導体基板上のメモリセルアレイ領域に、ワード線と、下側層間絶縁膜と、キャパシタを構成する蓄積電極と、上側層間絶縁膜と、金属配線とが順に積層され、上記金属配線が上記メモリセルアレイ領域の外側へ延びている半導体記憶装置において、上記半導体基板上で上記メモリセルアレイ領域の外側に隣接して、上記ワード線と同一層をなすスペーサ配線と上記蓄積電極と同一層をなすスペーサ電極のいずれか一方、または互いに重ならない状態で上記スペーサ配線とスペーサ電極との両方を有することを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/3205

FI (2件)：

H01L 27/10 325 R ,  H01L 21/88 S