特許
J-GLOBAL ID：200903039881180838

シンクロナスDRAMメモリモジュール

発明者：
菅原 健二

菅原 健二 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-312726
公開番号（公開出願番号）：特開平7-141860
出願日： 1993年11月18日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】 バンク間でのクロックの遅れの差を小さくしてスキュー整合問題を緩和する。クロック配線の最長の配線長の長さを短くして動作高速化を図る。【構成】 プリント基板1の中央にクロックドライバ装置2を配置し、その左右にバンク1、バンク2に属するシンクロナスDRAM3を配置する。バンク間で対となったシンクロナスDRAM3のクロック入力端子間をクロック配線6で接続し、その配線の中点をクロックドライバ装置2の出力端子と接続する。
請求項（抜粋）：
プリント基板上に、クロックドライバによってクロックが供給される複数個のシンクロナスDRAMが複数のバンクに分けられて搭載され、互いに異なるバンクに属する対となるシンクロナスDRAMメモリモジュールが前記クロックドライバの同一の端子からクロックが供給されるシンクロナスDRAMメモリモジュールにおいて、対となっているシンクロナスDRAMでは、前記クロックドライバからの配線距離がほぼ等しいことを特徴とするシンクロナスDRAMメモリモジュール。
IPC (2件)：
G11C 11/401 ,  H01L 27/10 301
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM