特許

J-GLOBAL ID：200903039920751937

半導体装置の製造方法

発明者： 川端 尚樹
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平7-182177
公開番号（公開出願番号）：特開平9-017884
出願日： 1995年06月26日
公開日（公表日）： 1997年01月17日
要約：

【要約】【目的】 pchトランジスタへの大電流イオン注入工程において、レジストのチャージアップに起因するゲート絶縁膜の耐圧劣化や破壊を防止する。【構成】 CMOS構造のpchトランジスタのソース領域、ドレイン領域形成のための大電流イオン注入を負イオン、例えばBF2 - イオンにより行い、nchトランジスタのソース領域、ドレイン領域形成のための大電流イオン注入を正イオン、例えばAs+ イオンにより行う。

請求項（抜粋）：

半導体デバイス装置のうちMOSFET、特にCMOS構造のpchトランジスタのソース領域、ドレイン領域形成のための大電流イオン注入を負イオンにより行い、nchトランジスタのソース領域、ドレイン領域形成のための大電流イオン注入を正イオンにより行うことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/265 ,  H01L 29/78

FI (3件)：

H01L 27/08 321 E ,  H01L 21/265 L ,  H01L 29/78 301 S