特許
J-GLOBAL ID:200903039976833294

実配線長遅延値検証装置

発明者:
出願人/特許権者:
代理人 (1件): 高田 守
公報種別:公開公報
出願番号(国際出願番号):特願平4-029569
公開番号(公開出願番号):特開平5-225287
出願日: 1992年02月17日
公開日(公表日): 1993年09月03日
要約:
【要約】【目的】 早い段階でレイアウトパターンの良し悪しを判定できるとともに、その結果によっては実配線長遅延による論理シミュレーション6を省略することも可能な実配線長遅延値検証装置を提供し、LSIの設計時間を短縮する。【構成】 各信号線ごとの仮想配線長をファイル9に出力し、同じく実配線長をファイル10に出力し、両者を比較する。
請求項(抜粋):
各信号線ごとの仮想配線長をファイルに出力する仮想配線長ファイル出力手段と、各信号線ごとの実際の配線長をファイルに出力する実配線長ファイル出力手段と、両ファイルが有する仮想配線長と実配線長とを各信号線ごとに比較しその結果を出力する比較手段とを備えたことを特徴とする実配線長遅延値検証装置。
IPC (2件):
G06F 15/60 370 ,  H01L 21/82

前のページに戻る