特許
J-GLOBAL ID：200903039997981250
昇圧チョッパー回路
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-272400
公開番号（公開出願番号）：特開平11-113253
出願日： 1997年10月06日
公開日（公表日）： 1999年04月23日
要約：
【要約】【課題】昇圧チョッパー回路を利用した力率改善電源において、許容損失の小さなスイッチング素子にて高出力の力率改善電源を提供することである。【解決手段】昇圧チョッパー回路のスイッチングFET4a,4bを並列に接続し交互にオン/オフするようにし、個々のスイッチングFETの損失をスイッチングFETが1個の時に比べ半分とすることで、許容損失の小さなスイッチングFETで高出力の力率改善電源が得られる。
請求項（抜粋）：
昇圧チョッパー回路において、前記昇圧チョッパー回路のスイッチング素子をM個(Mは2以上の整数)並列に接続し、前記M個のスイッチング素子を順次オンオフをすることを特徴とする昇圧チョッパー回路。
IPC (2件)：
FI (3件)：
H02M 3/155 S
, H02M 3/155 F
, H04N 5/63 Z
