特許

J-GLOBAL ID：200903040002871863

半導体集積回路試験装置及び方法

発明者： 金子 昌史
出願人/特許権者： 安藤電気株式会社
代理人 (1件)： 志賀 正武 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-365230
公開番号（公開出願番号）：特開2003-167029
出願日： 2001年11月29日
公開日（公表日）： 2003年06月13日
要約：

【要約】【課題】 試験の効率を極力向上させることができる半導体集積回路試験装置及び方法を提供する。【解決手段】 テストステーション21とテストステーション31とを備える半導体集積回路試験装置において、テストステーション21が試験を行っている最中にテストステーション31がテストをすることが可能な待機状態になった場合に、テストステーション21のテストを強制的に終了した後で、テストステーション21及びテストステーション31における試験を同時に開始する。

請求項（抜粋）：

複数の試験部と、当該試験部の動作を制御する制御部とを備える半導体集積回路試験装置において、前記制御部は、前記試験部の少なくとも1つが試験状態にある場合であって、試験状態にある試験部以外の試験部が試験可能状態となったときに、試験状態にある試験部における試験を強制的に終了させる試験終了制御手段と、前記試験終了制御手段が強制的に試験を終了させた試験部及び試験可能状態にある前記試験部に試験を開始させる試験開始制御手段とを備えることを特徴とする半導体集積回路試験装置。

IPC (2件)：

G01R 31/28 ,  G01R 31/26

FI (2件)：

G01R 31/26 Z ,  G01R 31/28 H

Fターム (8件)：

2G003AA07 ,  2G003AH01 ,  2G003AH04 ,  2G132AA00 ,  2G132AE24 ,  2G132AL09 ,  2G132AL14 ,  2G132AL25