特許
J-GLOBAL ID:200903040012234683

周波数合成におけるスプリアス低減装置および方法

発明者:
出願人/特許権者:
代理人 (1件): 遠藤 恭
公報種別:公開公報
出願番号(国際出願番号):特願平5-340739
公開番号(公開出願番号):特開平6-244721
出願日: 1993年12月09日
公開日(公表日): 1994年09月02日
要約:
【要約】【目的】完全にランダムではない変調パターンを引き起こす分数除数により誘発される、複数変調器式フラクショナルN分周器における構造スプリアスを低減するための装置および方法を提供する。【構成】本発明の一実施例によれば、第1の総和器により、分数除数値と周期的に変化する加数とが総計される。総計された加数により引き起こされる分数除数値のオフセットは第2の総和器により、最初に分数除数値からオフセットを減ずることにより補償される。分数除数値のアンダフローまたはオーバフローは複数変調器式分周器の整数除数入力に直列に接続された第3の総和器により、整数除数値を増加または減少することにより調整される。
請求項(抜粋):
分数除数値を受信するための分数除数入力と、整数除数値を受信するための整数除数入力と、前記分数除数入力に接続されて、前記分数除数値を累算し、オーバフロー値を超えると、積分器オーバフロー信号を発生する積分器と、前記積分器に縦続結合され、変調器信号を発生する変調器と、少なくとも前記整数除数値、前記積分器オーバフロー信号、及び前記変調器信号の和に等しい係数値によって第1の周波数信号を分割して第2の周波数信号を形成するプログラマブル分周器と、を備えた複数変調器式フラクショナルN分周器であって、前記分数除数入力に直列に接続され、該分数除数入力において前記分数除数値に変化値を加算する第1の総和手段が備えられていることを特徴とするスプリアス低減装置。
引用特許:
出願人引用 (2件)
  • 特開平4-207632
  • 特開平4-212522
審査官引用 (4件)
  • 特開平4-207632
  • 特開平4-207632
  • 特開平4-212522
全件表示

前のページに戻る