特許

J-GLOBAL ID：200903040017734510

高速なルーティングテーブル学習およびルックアップ

発明者： 清水 剛 ,  パティ スリダール
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-040467
公開番号（公開出願番号）：特開2005-236997
出願日： 2005年02月17日
公開日（公表日）： 2005年09月02日
要約：

【課題】高速でルーティングテーブルをルックアップ可能とするアドレス学習の方法を提供する。【解決手段】パケット通信用に動作可能な複数のポートと、受信パケットを前記ポート間で転送するように動作可能なスイッチ機構と、論理的に複数行に分割された複数のメモリバンクであって、各行は前記メモリバンクの各々の記憶場所を有し、前記記憶場所の各々はルーティングエントリを保持可能であるところのメモリバンクと、複数のオーバーフロー記憶場所を有するオーバーフローバッファであって、オーバーフローバッファと、前記ポートの1つからメモリアクセス要求を受信し、前記メモリアクセス要求により示されたアドレスに基づき前記行の1つを決定し、メモリアクセス動作を実行するために前記示された行と前記オーバーフローバッファにアクセスするように動作可能であるメモリ制御モジュールとを有することを特徴とするスイッチである。【選択図】図1

請求項（抜粋）：

パケットを通信するように動作可能な複数のポートと、 受信パケットを前記ポート間で転送するように動作可能なスイッチ機構と、 論理的に複数行に分割された複数のメモリバンクであって、各行は前記メモリバンクの各々の記憶場所を有し、前記記憶場所の各々はルーティングエントリを保持可能であるところのメモリバンクと、 複数のオーバーフロー記憶場所を有するオーバーフローバッファであって、各オーバーフロー記憶場所はルーティングエントリを保持可能であるところのオーバーフローバッファと、 前記ポートの1つからメモリアクセス要求を受信し、前記メモリアクセス要求により示されたアドレスに基づき前記行の1つを決定し、メモリアクセス動作を実行するために前記示された行と前記オーバーフローバッファにアクセスするように動作可能であるメモリ制御モジュールとを有することを特徴とするスイッチ。

IPC (1件)：

H04L12/56

FI (2件)：

H04L12/56 E ,  H04L12/56 B

Fターム (8件)：

5K030GA01 ,  5K030HA08 ,  5K030HD10 ,  5K030KA03 ,  5K030KA05 ,  5K030KX11 ,  5K030LB05 ,  5K030MA13

引用特許：

審査官引用 (2件)

• テーブル管理方法及び装置
  公報種別：公開公報   出願番号：特願2001-139545   出願人：アライドテレシス株式会社
• テーブル検索方法及びルータ装置
  公報種別：公開公報   出願番号：特願平5-042351   出願人：株式会社日立製作所