特許

J-GLOBAL ID：200903040027940924

半導体装置及び半導体装置の製造方法

発明者： 久保 博稔 ,  桑子 栄一郎 ,  北川 正直 ,  五十嵐 保裕
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-313852
公開番号（公開出願番号）：特開平10-154810
出願日： 1996年11月25日
公開日（公表日）： 1998年06月09日
要約：

【要約】【課題】 トレンチ型のパワーMOSFETの製造方法の改善に関する。【解決手段】 基板面の面方位が(100)であってオリエンテーション・フラット面10の面方位が(110)である一導電型の半導体基板11と、その表層に形成された一導電型のドレイン領域12と、その表層に設けられた逆導電型のチャネル領域13と、チャネル領域13とドレイン領域12とを貫通して形成された溝であって、その側壁の面方位がオリエンテーション・フラット面10に対して45°の角をなして(100)となり、かつ開口の角部が切除され、切除後に露出する面18の面方位が(110)となる溝17と、溝17の内壁及び角部を被覆するように設けられたゲート絶縁膜15と、ゲート絶縁膜15上に設けられ、溝17を充填するように形成されたゲート電極16と、溝17の近傍に設けられ、一導電型の不純物拡散層よりなるソース領域14とを有すること。

請求項（抜粋）：

基板面の面方位が(100)であってオリエンテーション・フラット面の面方位が(110)である一導電型の半導体基板と、前記半導体基板の表層に形成された一導電型のドレイン領域と、前記ドレイン領域の表層に設けられた逆導電型のチャネル領域と、前記チャネル領域と前記ドレイン領域とを貫通して形成された溝であって、その側壁の面方位が前記オリエンテーション・フラット面に対して45°の角をなして(100)となり、かつ開口の角部が切除され、切除後に露出する面の面方位が(110)となる溝と、前記溝の内壁及び前記角部を被覆するように設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、前記溝を充填するように形成されたゲート電極と、前記溝の近傍に設けられ、一導電型の不純物拡散層よりなるソース領域とを有する事を特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 29/78 653 A ,  H01L 29/78 652 K ,  H01L 29/78 658 G