特許

J-GLOBAL ID：200903040049976256

半導体集積回路及びその製造方法

発明者： 小林 隆澄
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 清水 守 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-257330
公開番号（公開出願番号）：特開平5-251711
出願日： 1991年10月04日
公開日（公表日）： 1993年09月28日
要約：

【要約】【目的】 フローティングゲート、コントロールゲートとセレクトゲートを縦型に配置することによりセル面積を縮小化を図る。【構成】 半導体集積回路(メモリセル)のシリコン面に突起部を形成し、その突起部21の側面22にフローティングゲート24a、コントロールゲート30及びセレクトゲート29を形成し、縦型の配置とする。

請求項（抜粋）：

(a)シリコン基板の突起部に形成される拡散層と、(b)該拡散層の一方の側面の縦方向に第1の酸化膜を介して形成されるフローティングゲートと、(c)該フローティングゲートの側面及び前記拡散層の他方の側面にそれぞれ第2の酸化膜を介して縦方向に形成されるコントロールゲート及びセレクトゲートと、(d)該コントロールゲート及びセレクトゲートの下方にそれぞれ形成される拡散層とを具備することを特徴とする半導体集積回路。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/108

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 325 E

引用特許：

審査官引用 (3件)

• 特開昭63-102372
  
• 特開昭63-285966
  
• 特開平1-140775