特許

J-GLOBAL ID：200903040054427694

電源バックアップ回路

発明者： 池内 康秀 ,  松原 正
出願人/特許権者： 株式会社ノーリツ
代理人 (1件)： 室田 力雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-101773
公開番号（公開出願番号）：特開平5-276691
出願日： 1992年03月26日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】 小容量のキャパシタで長いバックアップ時間を得ることができる電源バックアップ回路を提供する。【構成】 停電時には、トランスT1 、T2 に商用電源が供給されなくなるので、キャパシタC1 の放電が進んでトランジスタQ1 のベース電位が低下すると、トランジスタQ1 がオフし、これによりキャパシタC2 の放電電荷が抵抗R4 、R5 を介してトランジスタQ2 のベースに供給されてトランジスタQ2 がオンする。これにより抵抗R8 とトランジスタQ2 とを介してトランジスタQ3 のベース電流が流れ、トランジスタQ3 がオンする。一方、トランジスタQ4 はキャパシタC4 の放電電流によりオン状態を維持されているので、結局、キャパシタC2 、C4 の放電電荷がトランジスタQ4 を介して電源用集積回路IC1 に供給され、5Vラインおよびマイクロコンピュータの電源がバックアップされる。

請求項（抜粋）：

商用電源より得られる互いに電圧の異なる2系統の直流電源を有し、電圧の低い方の直流電源よりマイクロコンピュータの駆動電源を得るように構成された回路に用いる電源バックアップ回路であって、電圧の高い方の直流電源により充電されるキャパシタと、停電を検出して前記キャパシタの放電電荷を前記マイクロコンピュータの駆動電源に供給する停電検出手段とを設けたことを特徴とする電源バックアップ回路。