特許

J-GLOBAL ID：200903040070221346

ダイナミック型半導体記憶装置

発明者： 村上 祐吉
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-190529
公開番号（公開出願番号）：特開平6-036557
出願日： 1992年07月17日
公開日（公表日）： 1994年02月10日
要約：

【要約】【目的】 集積度が高く、しかも非常に簡単な入力波形で動作するダイナミック型半導体記憶装置を提供する。【構成】 アドレス遷移信号を受け時に書き込み、読み出し、リフレッシュ動作またはビット線プリチャージ動作を行っていない場合には、動作判定/タイミング起動回路9は、アドレス遷移信号を受けたタイミングでタイミング発生回路7,7,...を起動する。これにより、遷移後のアドレスに対応したメモリセルへの書き込みまたは読み出し、ビット線プリチャージ、リフレッシュ、ビット線プリチャージという一連の動作が行なわれる。一方、上記アドレス遷移信号を受けた時に書き込み、読み出し、リフレッシュ動作またはビット線プリチャージ動作を行っている場合には、動作判定/タイミング起動回路9は、上記一連の動作が完了した時点でタイミング発生回路7,7,...を起動する。

請求項（抜粋）：

メモリセルを行列状に配列してなるメモリセルアレイと、装置外部から供給されるアドレスが変化したことを検出してアドレス遷移信号を出力するアドレス変化検出回路と、メモリセルへの書き込み、読み出し、リフレッシュおよびビット線のプリチャージ動作を制御する、シリアルに接続された複数のタイミング発生回路と、カウンタを有し、リフレッシュすべきメモリセルの行アドレスを指定する行アドレス信号を発生するリフレッシュ用行アドレスカウンタと、上記アドレス遷移信号を受けて、このアドレス遷移信号を受けた時に書き込み、読み出し、リフレッシュ動作またはビット線プリチャージ動作を行っていない場合には、アドレス遷移信号を受けたタイミングで上記タイミング発生回路を起動して、遷移後のアドレスに対応したメモリセルへの書き込みまたは読み出しを行い、続いてビット線プリチャージを行い、さらに上記リフレッシュ用行アドレスカウンタで指定される行アドレスに対応したメモリセルをリフレッシュし、再びビット線をプリチャージするという一連の動作を行わせる一方、上記アドレス遷移信号を受けた時に書き込み、読み出し、リフレッシュ動作またはビット線プリチャージ動作を行っている場合には、上記一連の動作が完了した時点で上記タイミング発生回路を起動して、遷移後のアドレスに対応したメモリセルへの新たな一連の動作を行わせる起動信号を発生する動作判定タイミング起動回路と、上記アドレス遷移信号を受けて、受けた後一定期間、新たなアドレス遷移信号を受けなかった場合、上記タイミング発生回路を起動して、上記リフレッシュ用行アドレスカウンタで指定される行アドレスに対応するメモリセルをリフレッシュし、続いてビット線プリチャージを行わせる起動信号を発生するタイマーを備えたことを特徴とするダイナミック型半導体記憶装置。