特許

J-GLOBAL ID：200903040094678240

共通バス入出力制御システム

発明者： 大内田 博司 ,  増田 博樹
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井島 藤治 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-311718
公開番号（公開出願番号）：特開平6-161933
出願日： 1992年11月20日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】 本発明は共通バス入出力制御システムに関し、チャネルクリア信号が発生した場合でもDMA動作異常と認識することのない共通バス入出力制御システムを提供することを目的としている。【構成】 主記憶装置2と、入出力装置20との間のデータ転送を制御するI/Oコントローラ10内に、データの入出力制御を行うMPU12と、主記憶装置2と入出力装置20との間でのデータのDMA転送を制御するDMA回路11と、CPU1からのチャネルクリア信号を受けた時に、前記DMA回路11がそのDMAサイクルが終了するまで待ってDMA動作を中断させるように制御するDMA回路制御部14とを設けて構成する。

請求項（抜粋）：

主記憶装置(2)と、入出力装置(20)との間のデータ転送を制御するI/Oコントローラ(10)内に、データの入出力制御を行うMPU(12)と、主記憶装置(2)と入出力装置(20)との間でのデータのDMA転送を制御するDMA回路(11)と、CPU(1)からのチャネルクリア信号を受けた時に、前記DMA回路(11)がそのDMAサイクルが終了するまで待ってDMA動作を中断させるように制御するDMA回路制御部(14)とを設けたことを特徴とする共通バス入出力制御システム。

IPC (2件)：

G06F 13/12 340 ,  G06F 13/28 310