特許

J-GLOBAL ID：200903040095261342

3次元回路素子およびその製造方法

発明者： 田上 高志 ,  田中 修平
出願人/特許権者： 日本板硝子株式会社
代理人 (1件)： 大野 精市
公報種別：公開公報
出願番号（国際出願番号）：特願平3-192088
公開番号（公開出願番号）：特開平5-036911
出願日： 1991年07月31日
公開日（公表日）： 1993年02月12日
要約：

【要約】 (修正有)【目的】 半導体基板上あるいは絶縁性基板上での3次元回路素子およびその製造方法を提供する。【構成】 p型シリコン基板1にnチャネルMOSトランジスタを形成した後、二酸化シリコン膜を2,7等を堆積する。n型非晶質シリコン膜にシリコンイオンをイオン注入し、n型多結晶シリコン膜8を形成する。二酸化シリコン膜を堆積し、p型非晶質シリコン膜のパタ-ンを形成する。ホウ素イオンをイオン注入した後、シリコンイオンのイオン注入により、ソ-ス領域、ドレイン領域、ゲ-ト領域を形成し、pチャネルMOSトランジスタが形成される。全面に二酸化シリコン膜を堆積し、配線を形成する。400°C程度の熱処理を施して、CMOSトランジスタ対の製造を完了する。【効果】 イオン注入法により従来よりも低温でトランジスタ等を形成できるので、熱処理による不純物元素の再分布の少ない3次元回路素子を製造することができる。

請求項（抜粋）：

半導体基板上に1層以上の半導体層が積層された3次元回路素子において、該半導体層の1層以上がイオン注入法で結晶化されたことを特徴とする3次元回路素子。

IPC (2件)：

H01L 27/088 ,  H01L 27/092

FI (2件)：

H01L 27/08 102 E ,  H01L 27/08 321 G

引用特許：

審査官引用 (4件)

• 特開平3-155124
  
• 特開昭61-191013
  
• 特開昭56-122127
  
• 特開昭63-169755