半導体メモリ装置

発明者：
出願人/特許権者：
代理人 (1件)：桑井清一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-258408
公開番号（公開出願番号）：特開平5-074157
出願日： 1991年09月10日
公開日（公表日）： 1993年03月26日
要約：

【要約】【目的】本発明の目的は半導体メモリ装置の非活性における定常電流の削減および電源電位変動時のデータ入出力線プリチャージ動作の安定化を図ることである。【構成】半導体メモリ装置の非活性化時には、データ入出力線I/O0,I/O1は制御回路4により電源電位に等しく維持される。半導体メモリ装置が活性化されると、データ入出力線対I/O0,I/O1は一度所定の電位まで制御回路録により低下させられ、その後、制御回路5がデータ入出力線対I/O0,I/O1を所定の電位からプリチャージ電位に昇上させる。【効果】半導体メモリ装置の非活性化時には、定常電流が流れない。また、プリチャージ動作は電源電位から開始するため、電源電位変動時のプリチャージ動作が安定している。

請求項（抜粋）：

複数のメモリセルと、該メモリセルに接続されたビット線対と、トランスファトランジスタを介してビット線対に接続するデータ線対と、データ線対上の電圧差を増幅するデータ線増幅器と、データ線対をプリチャージ電位にプリチャージするプリチャージ手段とを備えた半導体メモリ装置において、上記プリチャージ手段は、非活性時にデータ入出力線対を電源電位に移行させる第1制御回路と、活性化時にデータ入出力線対を所定電位に低下させる第2制御回路と、所定電位に低下したデータ入出力線対をプリチャージ電位に移行させる第3制御回路とを備えたことを特徴とする半導体メモリ装置。

引用特許：

審査官引用 (3件)

特開昭64-019582
特開平2-023593
特開昭64-013288

前のページに戻る