特許
J-GLOBAL ID：200903040120221814
半導体装置および論理回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 純之助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-161071
公開番号（公開出願番号）：特開平6-005851
出願日： 1992年06月19日
公開日（公表日）： 1994年01月14日
要約：
【要約】【目的】クーロン遮蔽の物理現象を利用し新しい伝導特性を持ち、かつ、室温で用いるSi-LSIの中に組み込むのに好適な構造を有する半導体装置を提供し、しかもこの半導体装置を大量生産可能なSi-LSIプロセスで提供する。またこの半導体装置の論理回路への適用を提案する。【構成】絶縁ゲート型電界効果トランジスタ構造を備える半導体装置において、ソース・ドレイン領域8と9との間に半導体基板1上にゲート絶縁膜3を介して形成された複数の第1のゲート電極4と、該複数の第1のゲート電極の隣合う電極4、4間に絶縁膜6を介して該第1のゲート電極4と絶縁した第2のゲート電極7を有する構成を備え、さらに、ドレイン電流を制御する手段は、上記第1および第2のゲート電極4および7に電位を与えて形成されるチャネル11相互間のトンネル領域を通過するキャリアを、上記第2のゲート電極7に与える電位によって制御するものである。
請求項（抜粋）：
第1導電型の半導体基板と、該半導体基板上に形成された素子分離領域と、所定の間隔を置いて形成された該第1導電型と異なる導電型である第2導電型のソース・ドレイン領域と、該ソース・ドレイン領域の間に該半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する絶縁ゲート型電界効果トランジスタ構造を備える半導体装置において、上記ソース・ドレイン領域の間に半導体基板上にゲート絶縁膜を介して形成された複数の第1のゲート電極と、該複数の第1のゲート電極の隣合う電極間に絶縁膜を介して該第1のゲート電極と絶縁した第2のゲート電極を有する構成を備え、さらに、ドレイン電流を制御する手段が、上記第1および第2のゲート電極に電位を与えて形成されるチャネル間のトンネル領域を通過するキャリアを、上記第2のゲート電極に与える電位によって制御するものであることを特徴とする半導体装置。
FI (2件)：
H01L 29/78 301 G
, H01L 29/78 301 J
