特許

J-GLOBAL ID：200903040128311006

相補型バッファ回路

発明者： 早 川 誠 幸
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-086099
公開番号（公開出願番号）：特開2001-274669
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 簡易な回路構成で電源端子と接地端子間に貫通電流が流れないようにする相補型バッファ回路を提供する。【解決手段】 相補型バッファ回路は、相補入力信号A,Bの論理に応じて相補出力信号を出力する第1および第2の論理設定回路1,2と、相補出力信号のいずれか一方がローレベルのときに他方をハイレベルに保持するクロスカップルド負荷回路3と、相補出力信号tをローレベルに保持可能な第1および第2のキーパ回路4,5と、相補入力信号を遅延させる第1および第2の遅延回路6,7とを備えている。相補入力信号A,Bの一方の立ち上がりエッジが他方の立ち下がりエッジよりもタイミング的に早い場合には、一方が立ち上がった時点で相補出力信号の論理を反転させ、かつ、電源端子と接地端子との間に貫通電流が流れないようにしたため、消費電力を低減しつつ、相補出力信号の論理を迅速に確定させることができる。

請求項（抜粋）：

互いに論理が異なる相補入力信号の論理に基づいて、互いに論理が異なる相補出力信号を生成する相補型バッファ回路において、第1および第2の電圧端子の間、または、前記第1の電圧端子と前記相補出力信号を出力する端子との間に直列接続され、前記相補入力信号の論理に応じてオン・オフする複数のトランジスタと、前記相補入力信号の一方の立ち上がりエッジタイミングが他方の立ち下がりエッジタイミングよりも早い場合に、前記一方の信号が立ち上がってから前記他方の信号が立ち下がるまでの間に前記複数のトランジスタのそれぞれをオン・オフさせるオン・オフ制御回路と、を備え、前記オン・オフ制御回路は、前記相補入力信号の一方の立ち上がりエッジタイミングが他方の立ち下がりエッジタイミングよりも早い場合に、前記一方の信号が立ち上がった時点で、前記相補出力信号の論理を反転させることを特徴とする相補型バッファ回路。

IPC (3件)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 17/687

FI (3件)：

H03K 17/16 L ,  H03K 19/00 101 F ,  H03K 17/687 A

Fターム (37件)：

5J055AX02 ,  5J055AX12 ,  5J055AX27 ,  5J055AX47 ,  5J055AX55 ,  5J055AX56 ,  5J055AX65 ,  5J055AX66 ,  5J055BX16 ,  5J055CX00 ,  5J055DX13 ,  5J055DX22 ,  5J055DX43 ,  5J055DX72 ,  5J055DX73 ,  5J055DX83 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ50 ,  5J055GX01 ,  5J055GX04 ,  5J056AA04 ,  5J056AA39 ,  5J056BB02 ,  5J056BB17 ,  5J056BB19 ,  5J056BB57 ,  5J056CC00 ,  5J056CC05 ,  5J056DD13 ,  5J056DD28 ,  5J056EE07 ,  5J056EE11 ,  5J056EE12 ,  5J056EE15 ,  5J056FF09 ,  5J056KK01