特許

J-GLOBAL ID：200903040167789029

記憶システム

発明者： 二宮 龍也 ,  増崎 秀文 ,  黒沢 弘幸 ,  高橋 直也 ,  井上 靖雄 ,  岩崎 秀彦 ,  星野 政行 ,  磯野 聡一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-265194
公開番号（公開出願番号）：特開平11-167521
出願日： 1993年06月30日
公開日（公表日）： 1999年06月22日
要約：

【要約】【課題】 大形計算機の記憶システムで、システム規模を容易に拡張変更でき、システムの縮退及び活線挿抜による保守を可能とする。【解決手段】 上位CPUと接続される複数のホストアダプタ(上位側インタフェース)1と、アレイディスク5と接続される複数のディスクアダプタ(記憶装置側インタフェース)2と、これらのアダプタに共用される一時記憶用キャッシュメモリ3とは、これらアダプタ及びキャッシュメモリに共用されるコモンバス4上に挿抜自在に取り付けられる。規模を拡大するには、必要な数だけこれらアダプタ1,2及びキャッシュメモリ3を付加するだけでよい。アダプタ1,2,キャッシュメモリ及びコモンバスは二重化され、障害時の縮退運転を可能とし、また各アダプタ及びキャッシュメモリとコモンバスとの結合部は、活線挿抜可能としシステム無停止で保守点検部品交換を可能とする。

請求項（抜粋）：

上位装置に対するインタフェースを構成する複数の上位側接続論理装置と、記憶装置と、前記記憶装置に対するインタフェースを構成する複数の記憶装置側接続論理装置と、前記複数の上位側接続論理装置及び前記複数の記憶装置側接続論理装置間で転送されるデータを一時記憶するキャッシュメモリ装置とを有する記憶システムにおいて、前記複数の上位側接続論理装置,前記複数の記憶装置側接続論理装置,及び前記キャッシュメモリ装置は、これらの装置に共用されるコモンバスにより相互に接続されるように構成したことを特徴とする記憶システム。

IPC (4件)：

G06F 12/08 320 ,  G06F 12/08 ,  G06F 3/06 301 ,  G06F 13/12 330

FI (5件)：

G06F 12/08 320 ,  G06F 12/08 G ,  G06F 12/08 J ,  G06F 3/06 301 Z ,  G06F 13/12 330 T

引用特許：

審査官引用 (3件)

• 特開平4-219815
  
• 特開平4-283822
  
• 外部記憶サブシステム
  公報種別：公開公報   出願番号：特願平3-322965   出願人：株式会社日立製作所