特許

J-GLOBAL ID：200903040167863202

半導体不揮発性記憶装置

発明者： 西原 利幸
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-270159
公開番号（公開出願番号）：特開平9-115292
出願日： 1995年10月18日
公開日（公表日）： 1997年05月02日
要約：

【要約】【課題】 メモリセルの読み出し時に非選択メモリセルのリーク電流によるデータ読み出しエラーの発生を抑制でき、ひいては、定電圧化した場合でも正確にデータを読み出しできる半導体不揮発性メモリを実現する。【解決手段】 コントロールゲートがワード線WL1 ,...,WL6 に接続され、ドレインがワード線と直交して配置されたビット線BL1 ,BL2 に接続され、ソースがソース線SL1 ,SL2 ,SL3 にそれぞれ接続されたメモリセル11〜16,21〜26によって構成されたメモリアレイにおいて、メモリセル1を選択し、読み出しを行うとき、ワード線WL1 に、たとえば3Vの電圧を印加し、他のワード線に0Vの電圧を印加し、ビット線BL1 ,BL2 に1.5Vの電圧を印加し、ソース線SL1 に0Vの電圧を印加し、他のソース線に中間電圧、たとえば1Vの電圧を印加する。

請求項（抜粋）：

電荷蓄積層を有する複数のメモリセルが行列状に配列され、同一列のメモリセルの一方の拡散層が共通のビット線に接続され、他方の拡散層がソース線に接続され、データの読み出しは、選択されたメモリセルが接続されたビット線を第1の電位にイコライズするとともに、ソース線を基準電位に設定して行う半導体不揮発性記憶装置であって、上記読み出し時に、被選択メモリセルが接続されたビット線と同一のビット線に接続された一部の非選択メモリセルが接続されたソース線を、上記第1の電位と基準電位との中間電位に設定する手段を有する半導体不揮発性記憶装置。