半導体素子の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：大胡典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-280310
公開番号（公開出願番号）：特開平8-008335
出願日： 1994年11月15日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】第2配線層に開口を形成するフォトリソグラフィ工程におけるダメージの軽減並びに工程の短縮を図る。更に、第1配線パターン幅とビィアホールパターン幅が等しい場合、ボーダレスビィア形成時に発生するアライメントずれと異方性エッチングにより第1配線層の横に溝が形成されるのを防ぐ。【構成】層間絶縁膜5に形成した保護膜aから成る残しパターンを除去して、層間絶縁膜5に開口4を形成し、ここに第2配線層8を堆積する手法を採用することにより、開口4の微細化及び開口4形成時におけるプラズマによる半導体素子へのダメージを回避し、更に平坦化と保護膜除去を同時に行えることによる工程短縮を図る。これに加えて、第1配線層2に厚さの薄い保護膜3を積層後、ビィアホール形成予定地に設置したフォトレジストの窓9に液相成長法により酸化膜10を設け、これを除去し、窓9内に第2配線層8を堆積する。その前に窓9内に露出した厚さの薄い保護膜3を除去することによりアライメントずれが生じても保護膜3の横に形成される溝の深さを低減できる。

請求項（抜粋）：

半導体基板に第1の配線パターンを選択的に形成する工程と,この第1の配線パターン上面に保護膜を被覆する工程と,この保護膜を含む前記第1の配線パターン全面に層間絶縁膜を形成する工程と,この層間絶縁膜表面を平坦化し、その後前記保護膜を露出する工程と,前記保護膜を除去して前記第1配線パターンを露出する工程と,前記保護膜を除去して第1配線パターンを露出する工程と,露出した前記第1の配線パターンに第2の配線層を積層する工程とを具備することを特徴とする半導体素子の製造方法

前のページに戻る