特許
J-GLOBAL ID：200903040208480275
同期検出回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-161506
公開番号（公開出願番号）：特開平6-006345
出願日： 1992年06月19日
公開日（公表日）： 1994年01月14日
要約：
【要約】【構成】 フレームの先頭位置に繰り返し配置された同期ワードを検出して得られるスパイクが入力端子11よりレジスタ12を介してコントローラ14に送られる。コントローラ14は、このスパイク入力に応じてカウンタ151 〜15nの内の動作していない1個をカウント動作開始させ、同期ワード長に応じたカウント数毎にスパイクが入力されたか否かを判別し、上記繰り返し配置された同期ワードよりなる同期信号を検出する。【効果】 回路の冗長性を無くし、回路規模を減らすことができる。
請求項（抜粋）：
同期ワードを持ち、フレーム単位でデータを送る同期回路において、同期ワードを検出するパターンマッチング手段と、この同期パターンマッチング手段からの出力を基準クロックでリタイミングするレジスタと、基準クロックをカウントする少なくとも1つのカウンタと、上記パターンマッチング手段からの出力に応じて上記カウンタをカウント開始させ、該カウンタが上記同期ワードに応じた一定値をカウントした時点で上記パターンマッチング手段からの出力が生じたか否かを判別して上記カウンタを制御する制御手段とを有して成ることを特徴とする同期検出回路。
IPC (2件)：
前のページに戻る
