特許
J-GLOBAL ID：200903040225200545
半導体記憶回路
発明者：
出願人/特許権者：
代理人 (1件)：
半田 昌男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-171946
公開番号（公開出願番号）：特開平5-342876
出願日： 1992年06月05日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 信号線間の結合容量の影響による誤動作を防止することができる半導体記憶回路を提供する。【構成】 本発明は、CMOS型でフリップフロップ回路構成とした記憶素子2を有する半導体記憶回路1において、記憶素子2の一対のノードa,bに各々接続した一対の読み出し信号線R-blt,R-blcと、記憶素子2の一方のノードaにこの記憶素子2を構成する記憶動作用のトランジスタT2 と同等若しくは同等以上の駆動能力を有する駆動トランジスタ8を介して接続した一本の書き込み信号線W-blとを有する。この構成により、1本の書き込み信号線W-blと2本の読み出し信号線R-blt,R-blcの合計3本の信号線で結合容量による誤動作の無い安定した動作を発揮させることができる。
請求項（抜粋）：
CMOS型でフリップフロップ回路構成とした記憶素子を有する半導体記憶回路において、前記記憶素子の一対のノードに各々接続した一対の読み出し信号線と、前記記憶素子の一方のノードにこの記憶素子を構成する記憶動作用のトランジスタと同等若しくは同等以上の駆動能力を有する駆動トランジスタを介して接続した一本の書き込み信号線とを有することを特徴とする半導体記憶回路。
IPC (2件)：
FI (2件)：
G11C 11/34 K
, G11C 11/34 341 A
