特許
J-GLOBAL ID：200903040240710460
出力回路
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平5-234315
公開番号（公開出願番号）：特開平7-066711
出願日： 1993年08月27日
公開日（公表日）： 1995年03月10日
要約：
【要約】【目的】大容量負荷を高速で駆動する際に電源及び接地配線ノイズの低減し貫通電流を防止する出力回路の提供。【構成】電源配線と出力端子の間に接続した第1のP型MOSトランジスタ(Tr)と2個直列接続したP型MOSTrと、出力端子と接地の間に接続した第2のN型MOSTrと2個直列接続したN型MOSTrを具備し、MOSTrのゲート電極はゲート回路を介して入力端子に接続し、直列接続した2個のMOSTrのうち一はMOSTrのゲート電極をゲート回路を介して入力端子に接続し他のMOSTrのゲート電極をゲート回路より遅延時間が大きい遅延回路を介して入力端子に接続すると共に2個直列接続したMOSTrが第1及び第2のMOSTrのチャネル幅より大きい。
請求項（抜粋）：
半導体集積回路における電源配線とデータ出力端子との間に接続した第1導電型のMOSトランジスタからなる第1のスイッチ手段と、前記データ出力端子と接地配線との間に接続した前記第1の導電型と逆導電型の第2導電型MOSトランジスタからなる第2のスイッチ手段と、前記電源配線とデータ出力端子の間に2個直列接続した第1導電型MOSトランジスタからなる第3のスイッチ手段と、前記接地配線とデータ出力端子との間に2個直列接続した第2導電型MOSトランジスタからなる第4のスイッチ手段とを具備し、前記第1及び第2のスイッチ手段のMOSトランジスタのゲート電極はゲート回路を介して入力端子に接続し、前記第3及び第4のスイッチ手段の直列接続した2個のMOSトランジスタのうち一のMOSトランジスタのゲート電極を前記ゲート回路を介して入力端子に接続し、他のMOSトランジスタのゲート電極を前記ゲート回路より遅延時間が大きい遅延回路を介して前記入力端子に接続すると共に、前記第3及び第4のスイッチ手段のMOSトランジスタが、前記第1及び第2のスイッチ手段のMOSトランジスタのチャネル幅より大きなチャネル幅を有することを特徴とする出力回路。
IPC (5件)：
H03K 19/0175
, H03K 5/02
, H03K 17/16
, H03K 17/687
, H03K 19/003
H03K 19/00 101 F
, H03K 17/687 F
