特許

J-GLOBAL ID：200903040245975411

半導体記憶装置及びキャッシュメモリシステム

発明者： 矢吹 忍 ,  宇佐美 正己 ,  斉藤 佳代子 ,  中原 茂 ,  西山 雅彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平9-198033
公開番号（公開出願番号）：特開平11-039216
出願日： 1997年07月24日
公開日（公表日）： 1999年02月12日
要約：

【要約】【課題】 セット・アソシアティブ・キャッシュメモリのスループットの向上又は低消費電力化を選択的に最優先可能にする半導体記憶装置を提供する。【解決手段】 2以上のウェイが割り当てられるデータアレイ(DARY)を有し、全部のウェイに対する並列的なメモリセル選択動作(全部アクセス)又は一つのウェイに対するメモリセル選択動作(唯一アクセス)を指示するアクセス形態指示信号(ATYP)と、どのウェイを選択するかを指示するウェイ選択信号(WSEL)とを用い、全部アクセスでは全てのウェイに対してインデックス動作を行った後、ウェイ選択信号が指示するウェイのデータを外部に出力させ、唯一アクセスでは前記ウェイ選択信号が指示する一つのウェイに対してだけインデックス動作を行ってデータを外部に出力させる。

請求項（抜粋）：

多数のメモリセルが配置された複数個のメモリ領域を有し前記複数個のメモリ領域に2以上のウェイが割り当てられるデータアレイと、前記全部のウェイに対する並列的なメモリセル選択動作か前記複数個のウェイの内の一つのウェイに対するメモリセル選択動作かを指示するアクセス形態指示信号の入力端子と、前記複数個のウェイのうち何れのウェイを選択するかを指示するウェイ選択信号の入力端子と、前記アクセス形態指示信号及びウェイ選択信号に基づいて前記複数個のウェイに対するメモリ動作を制御する制御手段とを有し、前記制御手段は、読出し動作において前記アクセス形態指示信号によって全部のウェイに対する並列動作が指示されたときは、全てのウェイに対し外部からのアドレス信号に従ったメモリセル選択動作を行った後に、前記ウェイ選択信号で選択されたウェイのデータを外部に出力させ、読出し動作において前記アクセス形態指示信号によって一つのウェイに対するメモリセル選択動作が指示されたきは、前記ウェイ選択信号で指示された一つのウェイに対し外部からのアドレス信号に従ったメモリセル選択動作を行ってデータを外部に出力させるものであることを特徴とする半導体記憶装置。

IPC (2件)：

G06F 12/08 ,  G06F 12/08 310

FI (4件)：

G06F 12/08 G ,  G06F 12/08 C ,  G06F 12/08 W ,  G06F 12/08 310 Z