特許

J-GLOBAL ID：200903040251395800

チップ抵抗器及びその製造方法

発明者： 下山 浩司 ,  木村 涼
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-273399
公開番号（公開出願番号）：特開2000-106301
出願日： 1998年09月28日
公開日（公表日）： 2000年04月11日
要約：

【要約】【課題】 抵抗体ペーストを用いたチップ抵抗器に関し、低TCR化、低抵抗値化を容易に精度よく、安定して実現させることを目的とする。【解決手段】 セラミック基板1の上面に設けられた凹部に抵抗体7を埋設させ、その一端がそれぞれ抵抗体7の両端部と接続されるようにセラミック基板1上に抵抗体7よりも高い誘電率を有する端子電極6を形成し、少なくとも抵抗体7の露出部分を覆うように保護樹脂膜5が設けられている。

請求項（抜粋）：

セラミック基板の上面に設けられた凹部と、前記凹部に埋設された抵抗体と、その一端がそれぞれ前記抵抗体の両端部と接続されるように前記セラミック基板上に設けられた前記抵抗体よりも高い導電率を有する電極部と、少なくとも前記抵抗体の露出部分を覆うように設けられた保護層とを有するチップ抵抗器。

IPC (3件)：

H01C 7/00 ,  H01C 17/02 ,  H01C 17/06

FI (3件)：

H01C 7/00 B ,  H01C 17/02 ,  H01C 17/06 M

Fターム (25件)：

5E032BA07 ,  5E032BB01 ,  5E032CA02 ,  5E032CC03 ,  5E032CC06 ,  5E032CC14 ,  5E032CC16 ,  5E032CC18 ,  5E032TA11 ,  5E032TB02 ,  5E033AA18 ,  5E033AA22 ,  5E033BA03 ,  5E033BB02 ,  5E033BC01 ,  5E033BD01 ,  5E033BD11 ,  5E033BE01 ,  5E033BE04 ,  5E033BF05 ,  5E033BG02 ,  5E033BG03 ,  5E033BH01 ,  5E033BH02 ,  5E033BH03