特許
J-GLOBAL ID：200903040278398576
半導体スタック
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-036030
公開番号（公開出願番号）：特開平7-245951
出願日： 1994年03月07日
公開日（公表日）： 1995年09月19日
要約：
【要約】【目的】 回路の配線リアクタンスを減少させると共に、各素子のスイッチング動作時のサージ電圧を格段に低く抑えることのできる半導体スタックを得る。【構成】 コンバータを構成するスイッチング素子群とインバータを構成するスイッチング素子群との間にコンデンサを配置してスタックとする場合、全ての端子が同一平面上に位置するように配置し、これらの端子に近接して必要数の導体を積層した積層導体を設置すると共に、積層導体を貫通する接続手段によって、共通接続されるべき端子を同一の導体に接続する。この場合、コンバータのみに対応する導体と、インバータのみに対応する導体とを同一平面上で互いに絶縁した状態で積層する。また、コンバータのみに対応する導体及びインバータのみに対応する導体を複数組み設け、単相又は三相の電力変換装置を構成する。
請求項（抜粋）：
端子がそれぞれ同一平面上に配置されたスイッチング素子群及びコンデンサを含み、前記スイッチング素子群は、正極側と負極側とに分けられ、正極側どうしの並列接続回路に負極側どうしの並列接続回路が直列接続されると共に、互いに並列接続された第1及び第2の並直列接続回路を構成し、前記第1及び第2の並直列接続回路の正極側の相互接続点に前記コンデンサの正極端子が、負極側の相互接続点に前記コンデンサの負極端子がそれぞれ接続された半導体スタックにおいて、第1、第2、第3及び第4の板状の導体が絶縁物を介して積層され、その積層体が前記端子に近接して配置された積層導体と、前記積層導体を貫通し、正極側の前記スイッチング素子の正極端子及び前記コンデンサの正極端子を他の導体から絶縁した状態で前記第1の導体に接続する第1の接続手段と、前記積層導体を貫通し、前記第1の並直列回路を構成する正極側の前記スイッチング素子の負極端子、及び負極側の前記スイッチング素子の正極端子を他の導体から絶縁した状態で前記第2の導体に接続する第2の接続手段と、前記積層導体を貫通し、前記第2の並直列回路を構成する正極側の前記スイッチング素子の負極端子、及び負極側の前記スイッチング素子の正極端子を他の導体から絶縁した状態で前記第3の導体に接続する第3の接続手段と、前記積層導体を貫通し、負極側の前記スイッチング素子の正極端子及び前記コンデンサの負極端子を他の導体から絶縁した状態で前記第4の導体に接続する第4の接続手段と、を備えたことを特徴とする半導体スタック。
IPC (2件)：
前のページに戻る
