特許
J-GLOBAL ID：200903040284711405
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平6-170474
公開番号（公開出願番号）：特開平8-017942
出願日： 1994年06月30日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】 1メモリセル当たりの面積を縮小して高集積化を図る。【構成】 素子領域1は、横方向には直線的に配列されるが、縦方向には各段毎に1ワード線ピッチずつずれて形成される。1つの素子領域1上には2本のワード線2が通過しており、その中央部には2つのメモリセルに共通に作用する第1コンタクト孔4が設けられている。ビット線3は、素子領域1の中央部でこれと直角に交差するとともに素子領域間ではワード線2と直交するように形成され、かつ、全体として見るとワード線2に対し斜め方向に延在している。
請求項（抜粋）：
平行に配置された複数のワード線と、前記ワード線と交差するように配置された複数の素子領域と、複数のセンスアンプと、複数の素子領域と接続され、一端がセンスアンプの入力端子に接続された複数のビット線と、前記ビット線の上部に形成され、一端が前記素子領域に接続された容量部と、を有する半導体記憶装置において、前記素子領域は前記ワード線と直角に交差しており、かつ、ビット線はジグザグ形状をなしつつ全体としてワード線と斜めに交差していることを特徴とする半導体記憶装置。
IPC (2件)：
H01L 21/8242
, H01L 27/108
H01L 27/10 325 N
, H01L 27/10 325 T
