乱数発生回路

発明者：
出願人/特許権者： ,
代理人 (1件)：柿本恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平7-308594
公開番号（公開出願番号）：特開平9-146761
出願日： 1995年11月28日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】使用時のみ電源を投入して低消費電力化を図り、信頼性の高い乱数データを得る。【解決手段】電源投入によって発振回路(OSC)10から発振出力信号S10が出力される。初段の2分周回路20-1内の抵抗21及びコンデンサ22からなるCR積分回路により、出力信号S10が三角波状に積分され、この積分信号S22がD-FF23で2分周され、該D-FF23から出力データS23が出力され、次段の2分周回路20-2〜20-nへ順次送られていく。これにより、周囲雑音によるジッタが順次増幅され、出力信号S10の半周期よりも大きなジッタ幅を有するクロック信号S20が、最終段の2分周回路20-nから出力される。D-FF30では、クロック信号S20によって出力信号S10をサンプリングし、“0”、“1”の乱数データDAを出力する。

請求項（抜粋）：

電源の投入によって一定の周波数で発振する発振手段と、前記発振手段の出力信号に基づき、該出力信号の半周期よりも大きなジッタ幅を有するクロック信号を生成して出力するクロック生成手段と、前記クロック生成手段の出力信号中のジッタによって前記発振手段の出力信号をサンプリングし、論理信号からなる乱数データを出力するサンプリング手段とを、備えたことを特徴とする乱数発生回路。

前のページに戻る