特許

J-GLOBAL ID：200903040332366995

半導体素子及びその製造方法

発明者： 金子 久美子
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 加藤 一男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-299295
公開番号（公開出願番号）：特開平6-125149
出願日： 1992年10月12日
公開日（公表日）： 1994年05月06日
要約：

【要約】【目的】膜厚制御が容易にでき再現性もよい誘電体薄膜層を施した半導体素子及びその製造方法である。【構成】半導体レ-ザ5に2層の誘電体薄膜層を施す。その薄膜層を形成する際、1層目の屈折率n1と2層目の屈折率n2の組合せから計算される1層目の膜厚d1を含む式d1=λ1/4n1を満足させる波長λ1の半導体レーザ4をモニター用として用いる。モニター用レーザ4を駆動させた状態で蒸発源2のZnSにEBをあて、半導体レーザ4,5に成膜する。PD6からの信号がロックインアンブ8で最低点を示す時、ZnSの成膜をやめる。次に、半導体レーザ5を駆動させ、蒸発源3のMgF2の成膜を行ない、レーザ5の出力が最低点を示した時、MgF2成膜をやめ、2層AR膜を形成する。

請求項（抜粋）：

半導体素子の光入出力面の少なくとも一方に多層の誘電体薄膜層を施した半導体素子の製造方法において、その誘電体薄膜層を形成する際、1層目の誘電体薄膜材料の所望の膜厚d1に、1層目の誘電体薄膜材料の屈折率をn1とするとき、n1d1=λ1/4×m(mは整数)の関係を満足させるようにするモニター波長λ1を用いることを特徴とする半導体素子の製造方法。

IPC (7件)：

H01S 3/18 ,  C23C 14/54 ,  G02F 1/35 501 ,  H01L 23/29 ,  H01L 23/31 ,  H01L 31/04 ,  H01S 3/10

FI (2件)：

H01L 23/30 D ,  H01L 31/04 F